[번역] 인텔, 7nm 공정은 순조로움

https://www.anandtech.com/show/13683/intel-euvenabled-7nm-process-tech-is-on-track

 

---

 

 

 

원래 16년 하반기 양산에 들어갈 예정이었던 인텔의 10nm 공정은 지금도 거의 사용되지 않고 있습니다.

현재 이 공정은 19년 후반에야 대량 생산(HVM. High Volume Manufacturing) 에 앞서서 소량의 CPU만 생산하고 있습니다.

의심할 여지없이, 인텔은 10nm 공정에서 몇년씩 늦어져 회사의 제품 라인업과 사업에 큰 영향을 미치고 있습니다.

 

이제 인텔의 10nm 공정은 7nm 공정 일정에 따라 도입될 예정이기 때문에, 10nm 공정의 수명을 짧을 수도 있습니다.

 

인텔은 수십년동안 자사의 개발이 문제가 되는 이유인 10nm 공정에서 너무 과도한 스케일링/트랜지스터 밀도 목표를 설정했다 합니다.

인텔의 10nm 제조 기술은 193nm 파장에서 레이저를 작동사키는 DUVL(Deep UltraViolet Lithography) 전용입니다.

인텔이 10nm에서 구현하기 위해 설정한 미세한 기능 크기를 가능하게 하기 위해선, 공정은 다중 패턴을 많이 사용해야 합니다.

인텔에 따르면, 이 공정의 문제점은 정확하게 멀티 패터닝의 과한 사용이었습니다. (정확히는 쿼드 패터닝)

 

반면 인텔의 7nm 공정은 레이저 파장이 13.5nm인 EUVL(Extreme UltraViolet Lithography) 을 특정 금속층에 대한 멀티 터닝 사용을 줄여 생산 시간을 단축하고 사이클 시간도 단축해줍니다.

밝혀진것처럼, 7nm 제조 기술은 10nm 제조 기술되는 별개로 다른 팀에 의해 개발되고 있습니다.

결과적으로, 인텔의 예고없는 로드맵에 따라 대량 생산에 대한 개발이 진행중이며, 대량 생산에 진입할 것으로 예상됩니다.

 

인텔의 수석 엔지니어링 책임자 겸 기술, 시스템 아키텍처, 고객 그룹 회장인 머티 렌두친탈라(Murthy Renduchintala) 는 나스닥(Nasdaq) 의 39번째 투자자 컨퍼런스에서 아래와 같이 말한것으로 알려졌습니다.

 

"우리의 7nm 공정 팀은 별도의 팀이며, 별도의 노력을 기울입니다.

우리는 7nm 공정 진전에 매우 만족합니다.

사실, 우리는 7m 진행상황에 매우 만족합니다.

우리가 정의한대로 트랜지스터 밀도, 전력, 성능, 예측 가능성 사이의 다른 최적화 지점을 정의함에 따라 10nm 경험에서 많은 교훈을 얻었다 생각합니다.

[중략]

그래서, 우리는 원래의 내부 계획에 따라 7nm를 생산하는데 매우 집중하고 있습나다."

 

 

인텔 임원은 19년에 10nm 공정을 사용하여 클라이언트 CPU의 대량 생산을 시작할 계획이며, 데이터센터 제품은 그 뒤에 나올것임을 재확인했습니다.

이 말은 이미 발표된 10nm 제품 중 일부를 건너뛰지 않고 있으며, 7nm 제품이 예상보다 빠르게 시장에 나타날 수 있음을 의미합니다. (즉, 10nm 이후 4년만에)

 

"제가 말씀드리는 한가지 사실은 여러분이 7nm를 봤을 때, 우리에게 EUV를 제조 매트릭스로 다시 돌려놓을 시점이라는 것입니다.

그러므로, 우리가 진짜로 하고 싶은 말은 전통적인 무어의 법칙을 어느정도 역행할 것이라는 겁니다."

 

"[7nm 에서] 우리는 2배의 스케일링 인자를 [중략] 그 목표를 향해 나아가는 겁니다."

 

 

인텔은 7nm 제조 기술의 특징을 공개하지 않았지만, 기존의 10nm 대비 2배의 확장 목표뿐만 아니라, 멀티 패선 사용의 대폭적인 감소는 EUVL의 보다 광범위한 사용을 나타냅니다.

 

ASML에 따르면, 하나의 EUV 레이어는 매달 ≤45,000 웨이퍼를 시작할 때 마다, 스탭 앤 스캔(Step and Scan) 시스템을 필요합니다.

그러므로 인텔이 EUVL을 10~20층으로 광범위하게 사용할 계획이라면, 월 용량이 100,000개인 팹을 위해선 약 20~40개의 EUVL 스캐너가 필요합니다.

인텔이 20년 EUVL을 사용할 계획이 있는 유일한 회사는 아니므로, 다중 팹에서 대량 생산에 필요한 EUVL 스캐너의 수를 늘리는 것이 어려울 수도 있습니다.

 

 한편, 인텔은 지금까지 애리조나(Arizona) Fab 42에 있는 7nm 팹에 대해서만 계획을 세웠습니다.

게다가 인텔은 개발, 시운전을 위해 사용되는 D1 설비에 약 7nm급 용량을 갖췄습니다.