[번역] AMD, 노스브릿지 분리로 MCM CPU의 메모리 병목 해결

https://www.techpowerup.com/249108/amd-could-solve-memory-bottlenecks-of-its-mcm-cpus-by-disintegrating-the-northbridge

---

AMD는 최대 4개의 8코어 다이의 MCM(Multi Chip Module) 인 EPYC 엔터프라이즈 프로세서를 통해 데이터센터 시장에서 경쟁력을 되찾았습니다.

각 다이는 2채널 DDR4 메모리를 제어하는 자체 통합 노스브릿지(NorthBridge) 와 32레인 PCIe 3.0 루트 컴플렉스를 갖고 있습니다.

더 많은 코어를 활용할 수 있을 뿐만 아니라 메모리 대역폭을 많이 사용하는 응용 프로그램에서는 지역화되지 않은 메모리에 대한 이런 접근 방식이 설계 병목 현상을 일으킵니다.

라이젠 스레드리퍼 WX 제품군은 메모리 병목 현상이 많은 영상 인코딩 벤치마크에서 입출력에 직접 접근하지 않고 다이가 메모리 대역폭이 부족해지면서 성능 저하가 나타나는 이러한 병목 현상을 강조합니다.

이 문제에 대한 AMD의 해결방법은 비활성화된 노스브릿지(메모리 컨트롤러, PCIe 루트 컴플렉스가 있는 다이의 일부) 를 사용하여 CPU 다이를 설계하는 것입니다.

이 솔루션은 곧 출시될 코드 네임 '로마'(Rome) 인 2세대 EPYC 프로세서에서 구현될 수 있습니다.

'Zen 2' 세대를 통해 AMD는 통합 노스브릿지가 완전히 비활성화 될 수 있는 CPU 다이를 개발할 수 있습니다.

(스레드리퍼 WX 프로세서의 '컴퓨트 다이'(Conpute Die) 와 마찬가지로, 인피니티패브릭(InfinityFabric) 에 전적으로 의존하는 메모리/PCIe 접근은 없습니다.)

이 다이는 더 넓은 인피니티패브릭 인터페이스를 통해 '시스템 컨트롤러' 라는 외부 다이와 통신합니다.

AMD의 차세대 MCM은 '베가(Vega) 10'이나 '피지'(Fiji) GPU와 처럼 실리콘 인터포저 구성이 될 수도 있습니다.

인터포저는 MCM에서 다이 사이의 고밀도 미세 배선을 용이하게 하는 실리콘 다이입니다.

이 폭발적인 추측과 더 많은 것들은 블록 다이어그램은 싱가포르의 은퇴한 엔지니어인 @chiakokhua 가 내놓은겁니다.

시스템 컨트롤러 다이는 전체 프로세서의 타운 스퀘어 역할을 하며 최대 2TB의 ECC 메모리를 처리할 수 있는 단일 8채널 DDR4 메모리 컨트롤러를 갖고 있습니다.

현재의 EPYC 프로세서와는 달리, 이 인터페이스는 인텔의 기능과 매우 비슷합니다.

또한 시스템 컨트롤러는 PCIe 4.0 96배속 루트 컴플렉스를 특징으로 하며 16 배속 대역폭의 그래픽카드를 최대 6개, 8배속 대역폭의 그래픽카드를 최대 12개까지 장착 가능합니다.

또한 다이는 더 많은 PCIe 레인 외에도 SATA, USB, 기타 레거시 저대역폭 I/O 인터페이스를 제공하는 서버 컨트롤러 허브(Server Controller Hub) 로 알려진 사우스브릿지(SouthBrigde) 를 통합합니다.

더 많은 연결성을 제공하는 플랫폼이 외부 '칩셋' 이었을 수도 있습니다.

은퇴한 엔지니어는 AMD가 소켓 AM4 제품을 시스템 컨트롤러 다이를 공유하는 두 CPU 다이의 MCM으로 설계할 수 있다고 추측했습니다만, 그러나 주의해서 봐야 할 필요가 있습니다.

클라이언트 부문의 기업에 비해 웨이퍼가 적은 마진을 갖고 AMD가 통합형 노스브릿지를 사용할 수 없는 단일 다이 제품을 만들고자 한다면 클라이언트 부문의 경우 마진이 거의 없다는 점을 감안하면 이는 불가능에 가깝습니다.

하지만 AMD가 500 USD 쯤에서 판매할 수 있는 '고수익' SKU용 2다이 MCM의 가능성이 없진 않습니다.

이 경우 시스템 컨트롤러 다이는 더 적은 수의 인피니티패브릿 링크, 2채널 메모리 I/O, 32레인 PCIe 4.0 루트를 제공합니다.

AMD는 18년에 '로마' MCM을 선보일 예정입니다.

출처 : 은퇴한 기술자가