[번역] AMD Zen 2, L3 캐시를 두배로

https://wccftech.com/amds-next-gen-zen-2-7nm-cpu-core-to-feature-double-l3-cache-size/

---

내년에 출시될 예정인 AMD의 차세대 'Zen 2' 코어는 AMD의 CPU 엔지니어링팀 실험실에서 연구를 오랬동안 해왔고 성능에 꽤 좋게 나왔습니다.

Zen 2는 그 이름에도 불구하고 실제로 라이젠 프로세서의 3세대 라인업에 힘을 실어주고 있습니다.

우리는 이미 FinFET 공정 개선 외에도 알고리즘 파워와 클럭 미세조정을 통한 2000 시리즈 라이젠 라인업의 형태로 2세대 제품을 봤습니다.

앞서 말한 바와 같이 AMD는 2세대 라이젠을 재설계가 아닌 1세대 Zen의 개선판으로 보고 있으며, 내년 초에 7nm 로 나올것으로 예상됩니다.

AMD의 Zen 2는 고클럭, 향상된 IPC, 더 많은 캐시

위의 링크에서 찾을 수 있는 TSMC의 7nm 공정 기술을 기반으로 차세대 Zen 2 코어를 탑재한 AMD의 새로운 아키텍처 개선 사항은 이미 다뤘지만, 아래것들은 주요 개선 사항 일부를 다시 보여줍니다.

• 개선된 실행 파이프라인

• 부동소수점(256 bit), 불러오기/저장(2배의 대역폭)

• 2배의 밀도

• 향상된 전성비

• 향상된 분기예측

• 개선된 명령어 사전 인출

• 다시 최적화한 명령어 캐시

• 더 커진 Op 캐시

• 디스패치(Dispatch) 증가 / 대역폭 감소

• 모든 모드에서 높은 처리량 유지

이제 TPU를 통해 SiSoft SANDRA 데이터베이스가 유출되어 L3 캐시가 2배가 된것을 볼 수 있습니다.

곧 출시될 AMD의 Zen 2를 탑재한 로마(Rome) 프로세서에 대한 엔트리가 등장했으며, 64코어 칩에는 256MB의 L3 캐시가 있는것으로 밝혀졌습니다.

이거는 CCX당 16MB로 기존의 2배입니다.

이것은 32MB L3 캐시를 가진 AMD의 8코어 메인스트림 라이젠 3000 시리즈 프로세서를 보게될 것을 의미합니다.

L3 캐시가 많아질수록 시스템이 DDR4 메모리에서 데이터를 덜 가져오므로, 이는 더 적은 전력으로도 더 빠른 작업 처리를 의미합니다.

의심할거 없이 Zen 2가 기존의 Zen 설계와 비교할 때 IPC, 전성비 향상에 기여합니다.

AMD CPU 로드맵 (18~20) :