[번역] SK 하이닉스, 4D 낸드 플래시 메모리 컨셉 발표

https://www.techpowerup.com/246633/sk-hynix-unveils-4d-nand-flash-memory-concept

 

---

 

3D 낸드 플래시는 3차원 (높이)을 사용하여 여러개의 낸드 플래시층을 쌓아가면서 플래시 저장 공간을 혁신 시켰습니다.

그 결과 풋프린트가 크게 줄었고, 비용이 절감되었습니다.

SK 하이닉시는 '4차원' 낸드 플래시 패키지가 가능하다고 믿고 있습니다.

그런 스택은 테서랙트(Tesseract) 처럼 보이지 않으므로 걱정하지 마세요.

기존의 3D 낸드 플래시는 주변 블록 (CTF 스택의 각 레이어를 배선하는 역할을 담당) 옆에 공간적으로 위치한 CTF(Charge Trap Flash) 셀 스택에 의존합니다.

2D 평면에서 CTF와 주변 블록 모두에서 기판 공간을 사용하게 됩니다.

 

SK 하이닉스 주변 블록이 CFT 스택과 함께 스택될 수 있으며, 미세한 비아가 주변을 따라 스택 위로 배선되어 각 셀 스택의 풋프린트를 감소시킬 수 있다고 믿습니다.

4D 스태킹은 셀 당 더 많은 수의 CTF 스택을 허용합니다.

분명히하기 위해 우리는 낸드 플래시 다이의 스택이 아니라 셀 스택에 대해 이야기하고 있습니다.

SK 하이닉스 V5 셀 스택은 4개의 셀과 주변 블록을 끼워 넣습니다.

이 기술의 첫번째 구현은 기술이 QLC 셀을 위해 준비되었지만 512Gb의 용량과 TLC 밀도를 가진 96 레이어 4D 낸드 플래시 칩입니다.

이 512Gb 칩은 2018년 말에 샘플링을 시작할 예정이며, 회사는 이미 2019년 1Tb 칩에서 작업하고 있습니다.